METHOD OF CORRECTING DEAD TIME OF HIGH FRQUENCY LINK DC/AC CONVERTER

Publication number: JP8228488

Publication date:

1996-09-03

Inventor:

UEMATSU TAKESHI; TOTSUKA ATSUSHI

Applicant:

NIPPON ELECTRIC IND

Classification:

- international:

HO2M5/27; HO2M7/48; HO2M7/48; HO2M5/02; (IPC1-7):

H02M7/48; H02M5/27


- European:

Application number: JP19950056557 19950221 Priority number(s): JP19950056557 19950221

Report a data error here

Abstract of JP8228488

PURPOSE: To suppress the distortion of output voltage waveform of a high frequency transformer by quickening the timing of the switching operation of two switching elements, which perform switching with their phases slid from a group of switches, by the period equivalent to the dead time. CONSTITUTION: In a switching sequence which generates highfrequency power by alternately turning on and off switching elements 11 and 12 constituting an inverter part, and alternately turning on and off, switching elements 13 and 14 performing switching, with their phases slid from this switching element group, the switching operation of the switching elements 13 and 14 are quickened by the period equivalent to the dead time Td. For this account, the output voltage er of a high frequency transformer is corrected into waveform where the low-order high frequency is reduced. Hereby, the distortion of the output voltage waveform of the high frequency transformer can be suppressed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-228488

(43)公開日 平成8年(1996)9月3日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 2 M	7/48		9181-5H	H 0 2 M	7/48	U	
	5/27				5/27	Н	


		審査請求	未請求 請求項の数1 FD (全 6 頁)
(21)出願番号	特願平7-56557	(71)出願人	000004248 日本電気精器株式会社
(22)出願日	平成7年(1995)2月21日	(72)発明者	東京都墨田区堤通一丁目19番9号 上松 武
			東京都墨田区堤通1丁目19番9号 日本電気精器株式会社内
		(72)発明者	戸塚 厚志 東京都墨田区堤通1丁目19番9号 日本電 気精器株式会社内
		(74)代理人	弁理士 増田 竹夫

(54) 【発明の名称】 高周波リンクDC/ACコンパータのデッドタイム補正法

(57)【要約】

【目的】 出力電圧波形の歪みを抑制する。

【構成】 インバータ部3, 高周波トランス4, サイクロコンバータ部5, 交流フィルタ6より成る高周波リンクDC/ACコンバータにおいて、インバータ部3を構成するスイッチング素子13と14のオン・オフ制御をデッドタイム分だけ早めて制御するようにして、出力電圧の歪みを抑制する。



【特許請求の範囲】

【請求項1】 直流電力を入力して高周波電力に変換する単相ブリッジ接続したスイッチング素子より成るインパータ部と、前記インパータ部から入力した高周波電力を変圧してサイクロコンパータ部へ出力する高周波トランスと、前記高周波トランスを介して入力した高周波電力を商用周波電力に変換する両方向スイッチング素子を3相ブリッジ接続したサイクロコンパータ部と、前記サイクロコンパータ部の出力回路に設けたリアクタとコンデンサより成る交流フィルタとによって構成した高周波 10 リンクD C / A C コンパータにおいて、

前記インバータ部を構成するスイッチング素子(11)と(12)を交互にオン・オフ制御すると共に、前記スイッチング素子群と位相をずらしてスイッチングを行うスイッチング素子(13)と(14)を交互にオン・オフ制御して高周波電力を生成するスイッチング・シーケンスにおいて、前記スイッチング素子(13)と(14)のスイッチング動作をデッドタイムに相当する期間だけタイミングを早めるように制御することを特徴とする高周波リンクDC/ACコンバータのデッドタイム補20正法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、モータドライプ,UPS (Uninterruptible Power Supply) 等に用いられるサイクロコンパータによる高周波リンクDC/ACコンパータの制御方法に関するものである。

[0002]

【従来の技術】サイクロコンパータによる高周波リンク DC/ACコンパータの回路構成は図8に示すプロック 30 図の通りである。図8において、直流電源1からの直流は並列コンデンサ2を介して4つのスイッチング素子11と12および13と14を単相プリッジ接続して構成したインパータ部3に入力し、高周波電力に変換される。インパータ部3の出力する高周波電力は高周波トランス4に入力して変圧され、サイクロコンパータ部5に入力する。両方向スイッチング素子21と22、23と24、25と26を3相ブリッジ接続して構成したサイクロコンパータ部5は、高周波トランス4を介して入力した高周波電力を商用周波電力に変換し、リアクタとコ 40ンデンサより成る交流フィルタ6を介して商用周波数の交流電力を出力する。

【0003】サイクロコンバータによる高周波リンクD C/A Cコンバータは小形化が容易であるという特徴を有している反面、電力変換段数が多いために低効率であるという欠点を持っている。このため、インバータ部3の動作はサイクロコンバータ部5のスイッチング損失の低減を図るために3レベルで動作させ、高周波トランス4の2次電圧が零のときにサイクロコンバータ部5の転

2

およびサイクロコンパータ部5を構成するそれぞれのス イッチング素子の動作シーケンスは、スイッチング回数 の低減を目的とした瞬時空間ベクトル制御の考え方を応 用したものであり、出力電圧と出力電流との出力波形に 基づいて18の動作モードに分割され、図4に示す通り である。上述した動作モードのうち、動作モード1と2 の場合における動作シーケンスを例にとると、その動作 シーケンスは図3に示す通りであり、この動作モードに おけるサイクロコンバータ部5から出力する相電圧はe ▶ > e □ > 0, e □ < 0 である。出力すべき相電圧の大</p> 小関係により、最大の相電圧e・および最小の相電圧e をのこぎり波キャリアと比較することによって決まる ゲート信号に基づいて、インパータ部3のスイッチング ・シーケンスが与えられる。即ち、スイッチング素子1 1と12、およびスイッチング素子13と14は、それ ぞれ異なったスイッチングシーケンスにより交互にオン ・オフ制御される。また、それぞれの相に相当するサイ クロコンバータ部5のアームV相とW相は前記キャリア と同期してスイッチングを行い、残りのアームU相はキ ャリアと比較された結果のままにスイッチングを行う。 サイクロコンパータ部5の両方向スイッチング素子2 1, 23, 25 における上段のスイッチング素子S。, S, S, のスイッチング・シーケンスは図3に示す通 りであり、それぞれの線間電圧 e.v, e.v, e.vは3レ ベルの電圧となることが判る。このとき、コンパータ部 3とサイクロコンパータ部5の動作状態は8通りに分け られ、各状態における等価回路図は図5と図6に示す通 りである。

[0004]

【発明が解決しようとする課題】図2に示すように、イ ンパータ部3の各アームにおけるスイッチング素子11 と12および13と14は異なるスイッチング・シーケ ンスにより交互にオン・オフ制御される。即ち、スイッ チング素子11と12におけるオン・オフの切換動作は 動作状態3と4および7と8において行なわれ、スイッ チング素子13と14の場合には動作状態1と2および 5と6において行なわれている。図5と図6から明らか なように、動作状態1におけるインパータ部3の閉ルー プにはスイッチング素子13の並列ダイオードを含んで いるので、動作状態2への切換えにはタイムラグが生ず る。一方、動作状態3におけるインパータ部3の閉ルー プはスイッチング素子11と14のオンによるものであ るから動作状態4への切換えにはタイムラグは生じな い。同様にして動作状態7から8への切換えにはタイム ラグは発生せず、動作状態5と6の切換えにはタイムラ グが生ずる。この結果、髙周波トランス4の出力電圧e r はデッドタイムT。だけ欠けた電圧となり、図2に示 す通りである。このために、出力電圧波形は図7(a) に示すように波形歪みが生じる。

3

【課題を解決するための手段】この発明による高周波リ ンクDC/ACコンパータのデッドタイム補正法は、上 述した従来技術によるゲート信号生成方法の欠点を解消 するためになされたものであって、インパータ部3を構 成するスイッチング素子13と14のスイッチング動作 のタイミングを、デッドタイムT。だけそれぞれ早める ようにしたものである。

[0006]

【作用】図1に示すように、スイッチング素子13と1 くすると、髙周波トランス4の出力電圧 er の波形は図 1に示すようになり、出力電圧波形は図7(b)に示す ように歪みが低減された波形となる。

[0007]

【実施例】以下、この発明による高周波リンクDC/A Cコンパータのデッドタイム補正法の実施例を図面を参 照しながら説明する。図8はサイクロコンパータによる 高周波リンクDC/ACコンパータの回路構成を示すプ ロック図であり、インパータ部3, 高周波トランス4, サイクロコンパータ部5,交流フィルタ6によって構成 20 されており、従来技術のものと同一であるので説明は省 略する。

【0008】次に、インパータ部3およびサイクロコン バータ部5を構成するスイッチング素子の動作シーケン スについて説明する。図3において、サイクロコンパー 夕部の出力電圧 e 。, e 、, e 、 および出力電流 i 。, i. i. によって決まる18の動作モードのうち、動 作モード1と2の場合を例にとると、e・>eょ>0お よびe、>0であり、i、>0かつi、<0である。の こぎり波キャリアと出力電圧の最大値 e および最小値 30 e、とを比較して、インパータ部3のスイッチング素子 11と12および13と14のゲート信号を生成し、ス イッチングを行うと図3に示すスイッチング・シーケン スが得られる。

【0009】動作状態2においてスイッチング素子11 と14を含む閉ループが形成されることによって高周波 トランス4の出力電圧 e : が生成され、動作状態3の期 間継続される。また、動作状態6においてスイッチング 素子12と13を含む閉ループが形成されることによっ て高周波トランス 4 の出力電圧は - e ⁻ となり、動作状 *40* -態7の期間継続される。また、サイクロコンパータ部5 を構成する両方向スイッチング素子21,23,25に おける上段のスイッチング素子S。, S、, S、のスイ ッチング・シーケンスは図3に示す通りであり、V相と W相の2つの相アームはゼロ電圧スイッチング(ZV S)となる。よってスイッチング損失を生じるのはU相 のアームだけであるから、スイッチング損失は低減され ることになる。

【0010】図2はインパータ部3におけるスイッチン

のシーケンスおよび各スイッチング素子に印加する電圧 を示しており、スイッチング素子13と14に対する印 加電圧は図5と図6に示す等価回路図によって説明した ように、デッドタイムT。だけ遅れている。このため高 周波トランス4の出力電圧 er もデッドタイムT。だけ 欠けている波形となる。この波形改善を行うためにはス イッチング素子13と14のスイッチング動作をそれぞ れデッドタイムT。だけ早めてやるとよく、高周波トラ ンス4の出力電圧 er は図1に示すように補正される。 4のオン・オフ動作の切換えをデッドタイムT。だけ早 10 この結果、出力電圧波形は図7 (a) に示すように低次 高調波が低減された波形となる。

> 【0011】インパータ部3を構成するスイッチング素 子11と12および13と14をオン・オフ制御するゲ ート信号の生成方法は、ディスクリートなIC等によっ てゲート信号生成回路を形成してもよく、また、制御系 を構成するCPUにゲート信号生成プログラムを記憶さ せるようにしてもよく、公知技術を用いて容易に実現で きるので説明は省略する。

[0012]

【発明の効果】以上説明したように、この発明による高 周波リンクDC/ACコンパータのデッドタイム補正法 は、インパータ部を構成するスイッチング素子のうちス イッチング素子13と14のスイッチング動作のタイミ ングをデッドタイムに相当する期間だけ早めるようにし たものである。このデッドタイム補正法によって髙周波 トランスの出力電圧波形の歪みを抑制することができ る。

【図面の簡単な説明】

【図1】この発明に基づくインパータ部のスイッチング ・シーケンス。

【図2】従来のインパータ部のスイッチング・シーケン ス。

【図3】従来のインパータ部とコンパータ部のスイッチ ング・シーケンス。

【図4】サイクロコンパータ部の動作モード。

【図5】等価回路図。

【図6】等価回路図。

【図7】出力電圧の波形図。

【図8】 高周波リンクDC/ACコンパータのプロック 図。


【符号の説明】

- 1 直流電源
- 2 コンデンサ
- 3 インパータ部
- 4 髙周波トランス
- 5 サイクロコンパータ部
- 6 交流フィルタ


11, 12, 13, 14 スイッチング素子


21, 22, 23, 24, 25, 26 両方向スイッチ

【図1】




【図2】








【図4】

(a) 被問電圧









【図7】

(a)

